Siemens EDA Forum
Seoul 2024

Engineer a smart future with   Siemens EDA


  • Time
  • Session
  • 9:00 – 10:00
  • 등록 및 데모부스 관람

  • 10:00 - 10:10
  • Welcome Speech 

    김준환 대표이사 Siemens EDA

  • 10:10 - 10:50
  • Siemens EDA Keynote Speech : Enabling Imagination - A New Era of System Design

    Exploding societal demand for semiconductor-enabled products means that semiconductors are now a central part of the worldwide geopolitical discussion. With semiconductors now driving core product differentiation in virtually all areas, broad availability of high-quality leading-edge semiconductor processes and an advanced heterogeneous packaging ecosystem is critical to your success. Let’s explore how Siemens are delivering advanced manufacturing, AI enhanced design automation tooling, and open ecosystem enablement – to enable your next generation of designs.


    Mike Ellow CEO, Siemens EDA Silicon Systems

    Mike Ellow is CEO, Siemens EDA Silicon Systems, Siemens Digital Industries Software, a business unit of Siemens Digital Industries. He leads Siemens EDA (formerly Mentor Graphics) Integrated Circuit Solutions (ICS) R&D, as well as EDA Global Sales. Ellow has led Siemens EDA Sales since August 2014 and Siemens EDA ICS R&D since 2023. He brings 30 years of executive sales and technical management experience, along with a proven track record of building strong sales and engineering teams while delivering positive, predictable results. These results are built on a foundation of focusing on customer success. Ellow joined Mentor Graphics in March 2014 as part of the company’s acquisition of Berkeley Design Automation, where he was Vice President of Worldwide Sales. Prior to that, he held various positions at Cadence Design Systems, overseeing sales in North America, Europe, and India, culminating in the role of Corporate Vice President, North American Sales. Prior to Cadence, he held management, marketing, and engineering positions in a number of different industries. He started his career as an electrical engineer at Hughes Aircraft. Ellow has a BSEE from Lehigh University, an MSEE from the University of Southern California, and an MBA from California State University, Fullerton
  • 10:50 - 11:15
  • Invited Keynote Speech - Samsung Foundry

  • 11:15 - 11:40
  • Invited Keynote Speech - LG Electronics

  • 11:40 - 13:00
  • 점심식사 및 데모부스 관람

Technical Sessions

  • 13:00 - 13:30
  • Innovator3D IC - comprehensive multiphysics cockpit for 3D IC design

    최근 반도체 산업에서는 고성능, 저전력 및 비용 효율성에 대한 수요가 증가함에 따라 2.5D 및 3D 패키징 기술이 중요한 트렌드로 자리 잡았습니다. 지멘스 EDA는 2.5D/3DIC 플로어 플래닝, 설계, 시뮬레이션, 검증 및 테스트를 아우르는 통합 솔루션을 제공함으로써 이러한 요구를 해결합니다. 'Innovator3D IC'는 최신 반도체 패키징 2.5D 및 3D 기술 플랫폼과 기판을 사용하여 ASIC 및 칩릿의 계획 및 이기종 통합을 위한 가장 빠르고 예측 가능한 경로를 제공합니다. 이 세션에서는 콕핏 플랫폼의 포괄적인 다중 물리 분석을 소개하고, 콕핏 워크플로우를 통해 구현 전 예측 검증과 분석은 물론 전체 디바이스 어셈블리의 디지털 트윈 모델을 기반으로 한 사인오프에 활용할 수 있는 방법을 소개합니다.

    In the recent semiconductor industry, the growing demand for high performance, low power, and cost efficiency has made 2.5D and 3D packaging technologies a significant trend. Siemens EDA addresses these needs by providing integrated solutions encompassing 2.5D/3DIC floorplanning, design, simulation, verification, and testing. ‘Innovator3D IC’ delivers the fastest and most predictable path for planning and heterogeneous integration of ASICs and chiplets using the latest semiconductor packaging 2.5D and 3D technology platforms and substrates. In this session, we will introduce comprehensive multi-physics analysis in cockpit platform, and the cockpit workflow can be used for early pre-implementation predictive verification and analysis as well as sign-off, all driven from a Digital Twin model of the entire device assembly.


    Rock Kim, Siemens EDA

    김경록 부장은 Siemens EDA의 TSS IC Packaging 팀의 Application Engineer로서 2.5D/3D IC High Density Advanced Packaging 설계와 검증 솔루션의 기술지원을 담당하고 있습니다.
  • 13:30 - 14:00
  • Using XPD to efficiently complete advanced package and daisy chain design

    첨단 패키지에서 직면하는 문제를 해결하기 위해 첨단 패키지 레이아웃 툴을 활용하는 방법을 살펴봅니다. 이러한 도구가 첨단 패키지 내에서 복잡한 데이지 체인 디자인을 효과적이고 신속하게 수행하는 방법을 살펴봅니다. 이러한 도구의 기능을 보여줌으로써 복잡성을 극복하고 전반적인 디자인 프로세스를 개선하는 데 있어 도구의 효율성을 입증하고자 합니다.

    We will delve into the utilization of advanced package layout tools to tackle the challenges encountered in advanced package. We will explore how these tools effectively and swiftly accomplish intricate daisy chain designs within advanced package. By showcasing the functionalities of these tools, we aim to demonstrate their efficiency in overcoming complexities and enhancing the overall design process.


    Sangmok Roh, Siemens EDA

  • 14:00 - 14:30
  • Case study of using Siemens EDA 3D IC flow at Qualitas

    이 세션에서는 지멘스 EDA의 3DIC 패키징 솔루션을 기반으로 한 고객사인 퀄리타스반도체의 성공 사용 사례를 소개합니다. 퀄리타스반도체는 고속 인터커넥트 기술 분야에서 탁월한 역량을 보유한 국내 대표 인터커넥트 솔루션 전문 기업입니다. 패키지 설계와 PCB 설계에 지멘스 EDA의 3DIC 패키징 솔루션을 적용하여 시스템 레벨 어셈블리 검증을 함께 수행하는 방법과 이를 통해 해결한 과제에 대해서도 소개합니다.

    In this session, we will introduce Qualitas customer’s success use case base on Siemens EDA's 3DIC packaging solutions. Qualitas Semiconductor is a leading interconnect solution specialist in Korea, excels in high-speed interconnect technology. You will see how Siemens EDA’s 3DIC packaging solutions are applied for both package design and pcb design to execute system-level assembly verification together, and then what challenges are resolved, too.


    Seungho Lee, Qualitas Semiconductor
    Sangwook Park, Siemens EDA

  • 14:30 - 14:50
  • 커피브레이크 및 데모부스 관람

  • 14:50 - 15:20
  • Tessent Multi-Die for 2.5D and 3D IC designs

    더 작고 성능이 뛰어나며 전력 효율이 높은 IC에 대한 수요는 계속 증가하고 있습니다. 차세대 디바이스는 종종 다이를 수직으로(3D IC) 또는 나란히(2.5D) 연결하는 복잡한 2.5D 및 3D 아키텍처를 특징으로 합니다. 3D 다이 스태킹은 기존 2차원 공정을 사용하여 구축된 레거시 접근 방식으로는 IC 테스트에 어려움이 있습니다. 또한 3D 적층 아키텍처를 위한 다이 설계는 관련 표준을 통합하여 효율적으로 통합 및 패키징할 수 있어야 합니다. 지멘스 EDA의 테센트 멀티 다이 소프트웨어는 2.5D 및 3D IC 설계와 관련된 매우 복잡한 작업을 위한 포괄적인 DFT 자동화 솔루션으로 복잡한 3D 다이 스택 문제를 해결하고 IEEE 1838 표준을 준수하는 하드웨어의 생성 및 삽입을 자동화하고 지원하여 IEEE 1687 표준을 활용하는 3D 스택 IC의 IEEE 테스트 액세스 아키텍처를 정의할 수 있도록 합니다.

    The demand for smaller, higher-performing and more power-efficient integrated circuits (ICs) continues. Next-generation devices often feature complex 2.5D and 3D architectures that connect dies vertically (3D IC) or side-by-side (2.5D). 3D die stacking highlights challenges for IC test with legacy approaches built using conventional two-dimensional processes. And designing dies for a 3D stacked architecture must incorporate relevant standards so they can be efficiently integrated and packaged. Siemens EDA’s Tessent Multi-die software solves complex 3D die stacking challenges with a comprehensive DFT automation solution for highly complex tasks associated with 2.5D and 3D IC designs, and enables automation and support for the generation and insertion of hardware that is compliant with the IEEE 1838 standard, defining the IEEE test access architecture for 3D stacked ICs utilizing the IEEE 1687 standard.


    Youngjun You, Siemens EDA

  • 15:20 - 15:50
  • Using Calibre 3DThermal to address thermal effects in 3DIC

    이 프레젠테이션에서는 3DIC 설계에서 열 효과를 해결하기 위한 최신 열 분석 도구의 사용에 대해 설명합니다. 집적 회로 기술이 발전함에 따라 열 영향이 3DIC 설계에 미치는 영향이 점점 더 커지고 있습니다. 이러한 툴이 패키징 과정에서 열 문제를 식별하고 해결하여 설계 효율성과 신뢰성을 개선하는 데 어떻게 도움이 되는지 살펴봅니다. 이러한 열 분석 툴은 정확한 열 분석 결과를 제공할 뿐만 아니라 열 위험을 완화하기 위한 적절한 조치를 취하도록 안내하여 3DIC 설계의 성공적인 실현을 위한 기술 지원과 보증을 제공합니다.

    This presentation will discuss the use of the latest thermal analysis tools to address thermal effects in 3DIC design. As integrated circuit technology advances, the impact of thermal effects on 3DIC design becomes increasingly significant. We will explore how these tools help us identify and resolve thermal issues during the packaging process, thereby improving design efficiency and reliability. These thermal analysis tools not only provide accurate thermal analysis results but also guide us in taking appropriate measures to mitigate thermal risks, providing technical support and assurance for the successful realization of 3DIC designs.


    Hoonkoo Lee, Siemens EDA

    현 Calibre Design Solution팀의 Application Engineer Consultant로서 지난 6년 간 Calibre 의 LVS, PERC, RealTime, mPower 그리고 3DSTACK 등 Circuit verification product의 기술지원을 담당하였습니다. 2016년 Siemens EDA에 소속되기 이전에는 삼성전자에서 DRAM PHY IP 의 RTL design 및 Physical Implementation engineer로 8년 동안 일하며 Digital design/verification flow에 대해 다양한 경험을 가지고 있습니다.
  • 15:50 - 16:20
  • 경품추첨 및 맺음말