등록 및 데모부스 관람

Welcome Speech 

김준환 대표이사, Siemens EDA Korea

Siemens EDA Keynote Speech : Enabling Imagination - A New Era of System Design

반도체 기반 제품에 대한 사회적 수요가 폭발적으로 증가하면서 반도체는 이제 전 세계 지정학적 논란의 중심에 있습니다. 반도체가 거의 모든 분야에서 핵심 제품 차별화를 주도하고 있는 지금, 고품질 첨단 반도체 공정과 첨단 이기종 패키징 에코시스템의 광범위한 가용성은 귀사의 성공에 매우 중요합니다. 본 세션에서는 Siemens가 어떻게 첨단 제조, AI로 강화된 설계 자동화 기술 그리고 개방형 에코시스템 지원을 통해 차세대 설계를 가능하게 할 수 있는지 논의합니다.

Exploding societal demand for semiconductor-enabled products means that semiconductors are now a central part of the worldwide geopolitical discussion. With semiconductors now driving core product differentiation in virtually all areas, broad availability of high-quality leading-edge semiconductor processes and an advanced heterogeneous packaging ecosystem is critical to your success. Let’s explore how Siemens are delivering advanced manufacturing, AI enhanced design automation tooling, and open ecosystem enablement – to enable your next generation of designs.

발표자

Mike Ellow CEO, Siemens EDA Silicon Systems

자세히 보기

Mike Ellow는 지멘스 디지털 인더스트리의 사업 부문인 지멘스 디지털 인더스트리 소프트웨어의 지멘스 EDA Silicon System 부문의 CEO입니다. 그는 Siemens EDA(이전 Mentor Graphics) Integrated Circuit Solutions (집적 회로 솔루션, ICS) R&D와 EDA 글로벌 영업을 이끌고 있습니다. Mike Ellow는 2014년 8월부터 지멘스 EDA 영업을, 2023년부터는 지멘스 EDA ICS R&D의 수장으로 있으며, 30년간의 영업 및 기술 관리 경력을 기반으로 강력한 영업 및 엔지니어링 팀을 구축하였습니다. 또한 긍정적이고 예측 가능한 결과로 입증된 실적을 보여주고 있습니다. 이러한 성과는 고객의 성공에 집중하는 기반 위에 구축되었습니다. Mike Ellow는 2014년 3월 멘토 그래픽스가 버클리 디자인 오토메이션을 인수하면서 합류하여 글로벌 영업 담당 부사장을 역임했습니다. 그 전에는 Cadence Design Systems에서 북미, 유럽, 인도의 영업을 총괄하는 등 다양한 직책을 역임했으며, 북미 영업 부문 부사장을 마지막으로 역임했습니다. Cadence 이전에는 다양한 산업 분야에서 관리, 마케팅, 엔지니어링 직책을 역임했습니다. 그는 Hughes Aircraft 에서 전기 엔지니어로 경력을 시작했습니다. Mike Ellow는 Lehigh University에서 학사, Southern California 에서 석사, California State University, Fullerton 캠퍼스에서 MBA를 취득했습니다.

Invited Keynote Speech : Samsung Foundry Advanced Technology and Design Platform Readiness

반도체 산업에서의 급속한 기술 발전은 새로운 공정 기술과 설계 플랫폼의 혁신을 요구하며, 이는 제품 성능과 시장 경쟁력에 중대한 영향을 미치고 있습니다. 특히 AI 반도체 시장의 빠른 성장과 더불어 테이터 처리량이 급증하고 있으며, 이를 지원하기 위해 삼성파운드리는 최첨단의 공정, 설계 그리고 EDA solution 을 제공할 준비가 되어 있습니다. 본 키노트에서는 AI 반도체의 설계 및 성능 향상에 필요한 삼성 파운드리의 (1) 최신 SF2, SF3 공정 특징 및 로드맵, (2) PPA 최적화 위한 삼성 파운드리의 DTCO 및 Muti-Die Integration(MDI) , 그리고 (3) 최신 PDK 기능 등을 소개하고 이의 구현을 위한 지멘스 EDA 와의 소중한 파트너쉽을 강조하고자 합니다.

발표자

이성재상무, Samsung Electronics

자세히 보기

이성재 상무는 삼성 파운드리의 PDK 개발팀을 이끌며 공정팀, 설계 고객 및 EDA 파트너와 긴밀히 협력하여 삼성 파운드리의 모든 CMOS 기술을 위한 고품질 PDK 솔루션을 개발하고 있습니다.
2021년 삼성 파운드리에 입사하기 전 이성재 상무는 IBM에서 엔지니어링 및 관리직을 맡아 IBM의 첨단 CMOS 기술의 컴팩트 모델링에 주력했으며, IBM 제품을 위한 고속 아날로그 회로를 설계 및, IBM EDA 그룹에서 고성능 마이크로프로세서 설계를 위한 타이밍, 노이즈 및 전력망 분석 툴을 개발했습니다.
이성재 상무는 대한민국 서울 서울대학교에서 전기공학 학사 학위를, 미국 인디애나주 웨스트 라파예트의 퍼듀대학교에서 석사 및 박사 학위를 받았습니다.

Invited Keynote Speech : 반도체 설계에서의 CI/CD, Shift-Left

CI/CD 와 Shfit-Left 는 소프트웨어 설계에서 최종산출물의 품질 향상 및 개발 효율성을 증대하기 위해 널리 사용되고 있는 개념입니다. 최근에는 반도체 설계에서도 CI/CD 및 Shift-Left 의 개념을 적용하여, 개발 생산성을 높이기 위한 노력을 다양하게 시도하고 있습니다. 반도체 설계에서 이런 개념이 어떻게 적용될 수 있는지 살펴보고, Digital Front-End Designer 관점에서 이를 더 효율적으로 적용할 수 있는 방법에 대한 고민과 제안들에 대해서 공유하도록 하겠습니다.

발표자

이상헌연구위원, LG Electronics

자세히 보기

이상헌 연구위원은 현재 LG전자 SoC 센터에서 2011년부터 근무하고 있으며, MPEG Video Codec 표준화와 Video Compression Algorithm 개발 뿐 아니라 MPEG / AOM Video Encoder/Decoder IP 설계와 Frame Compression 및 Low Latency Video Codec IP 설계 등을 담당하고 있습니다. 이상헌 연구위원은 서울대학교 전기공학부에서 학사(2005년)와 박사(2011년) 학위를 받았습니다.

점심식사 및 데모부스 관람

Innovator3D IC - comprehensive multiphysics cockpit for 3D IC design

최근 반도체 산업에서는 고성능, 저전력 및 비용 효율성에 대한 수요가 증가함에 따라 2.5D 및 3D 패키징 기술이 중요한 트렌드로 자리 잡았습니다. 지멘스 EDA는 2.5D/3DIC 플로어 플래닝, 설계, 시뮬레이션, 검증 및 테스트를 아우르는 통합 솔루션을 제공함으로써 이러한 요구를 해결합니다. 'Innovator3D IC'는 최신 반도체 패키징 2.5D 및 3D 기술 플랫폼과 기판을 사용하여 ASIC 및 칩릿의 계획 및 이기종 통합을 위한 가장 빠르고 예측 가능한 경로를 제공합니다. 이 세션에서는 콕핏 플랫폼의 포괄적인 다중 물리 분석을 소개하고, 콕핏 워크플로우를 통해 구현 전 예측 검증과 분석은 물론 전체 디바이스 어셈블리의 디지털 트윈 모델을 기반으로 한 사인오프에 활용할 수 있는 방법을 소개합니다.

In the recent semiconductor industry, the growing demand for high performance, low power, and cost efficiency has made 2.5D and 3D packaging technologies a significant trend. Siemens EDA addresses these needs by providing integrated solutions encompassing 2.5D/3DIC floorplanning, design, simulation, verification, and testing. ‘Innovator3D IC’ delivers the fastest and most predictable path for planning and heterogeneous integration of ASICs and chiplets using the latest semiconductor packaging 2.5D and 3D technology platforms and substrates. In this session, we will introduce comprehensive multi-physics analysis in cockpit platform, and the cockpit workflow can be used for early pre-implementation predictive verification and analysis as well as sign-off, all driven from a Digital Twin model of the entire device assembly.

발표자

김경록, Application Engineer Consultant, Siemens EDA

자세히 보기

김경록 부장은 Sr. 3D-IC advanced packaging application engineer로 지멘스 EDA Technical Solutions Sales조직에서 9년째 근무하고 있습니다. 그는 국내 반도체 기업들을 대상으로 첨단 IC 패키징 애플리케이션을 위한 EDA 솔루션 도입을 주도하고 있으며, 특히 Xpedition IC 패키징 제품을 주력으로 하고 있습니다. 그 전에는 앰코테크놀로지코리아에서 5년 동안 고급 패키지 설계자로 근무했습니다. 다양한 경험과 함께 첨단 패키징 설계, 분석 및 검증 분야 깊은 지식을 보유하고 있습니다.

Using XPD to efficiently complete advanced package and daisy chain design

첨단 패키지에서 직면하는 문제를 해결하기 위해 첨단 패키지 레이아웃 툴을 활용하는 방법을 살펴봅니다. 이러한 도구가 첨단 패키지 내에서 복잡한 데이지 체인 디자인을 효과적이고 신속하게 수행하는 방법을 살펴봅니다. 이러한 도구의 기능을 보여줌으로써 복잡성을 극복하고 전반적인 디자인 프로세스를 개선하는 데 있어 도구의 효율성을 입증하고자 합니다.

We will delve into the utilization of advanced package layout tools to tackle the challenges encountered in advanced package. We will explore how these tools effectively and swiftly accomplish intricate daisy chain designs within advanced package. By showcasing the functionalities of these tools, we aim to demonstrate their efficiency in overcoming complexities and enhancing the overall design process.

발표자

노상목, Application Engineer, Siemens EDA

자세히 보기

노상목 사원은 지멘스 EDA Technical Solutions Sales조직에서 3D-IC 첨단 패키징 애플리케이션 엔지니어로 근무하고 있습니다. 그는 특히 국내 OSAT 및 IDM 기업의 데이지 체인 공정 자동화에 중점을 두고 첨단 IC 패키징 애플리케이션을 위한 EDA 솔루션 도입을 지원하고 있습니다.

Case study of using Siemens EDA 3D IC flow at Qualitas

이 세션에서는 지멘스 EDA의 3DIC 패키징 솔루션을 기반으로 한 고객사인 퀄리타스반도체의 성공 사용 사례를 소개합니다. 퀄리타스반도체는 고속 인터커넥트 기술 분야에서 탁월한 역량을 보유한 국내 대표 인터커넥트 솔루션 전문 기업입니다. 패키지 설계와 PCB 설계에 지멘스 EDA의 3DIC 패키징 솔루션을 적용하여 시스템 레벨 어셈블리 검증을 함께 수행하는 방법과 이를 통해 해결한 과제에 대해서도 소개합니다.

In this session, we will introduce Qualitas customer’s success use case base on Siemens EDA's 3DIC packaging solutions. Qualitas Semiconductor is a leading interconnect solution specialist in Korea, excels in high-speed interconnect technology. You will see how Siemens EDA’s 3DIC packaging solutions are applied for both package design and pcb design to execute system-level assembly verification together, and then what challenges are resolved, too.

발표자

이승호, Senior Engineer, Qualitas Semiconductor
박상욱, Sr. Application Engineer, Siemens EDA

자세히 보기

이승호 매니저는 퀄리타스반도체에서 10년간 패키지 디자이너로 근무하며 MIPI, eDP, PCIe, 112G SerDes 등 고속 인터커넥트 IP를 전문적으로 다뤘습니다.

박상욱 과장은 Siemens EDA의 3D-IC advanced packaging application engineer로, Xpedition IC 패키징 제품을 담당하고 있습니다. 삼성전자에서 5년간 패키지 설계팀과 DRAM 설계팀에서 근무하며 여러 패키지의 신호 무결성/전력 무결성 시뮬레이션과 고속 직렬 및 병렬 IO를 위한 전원 전압 잡음으로 유발된 지터(PSIJ) 분석에 주력했습니다.

커피브레이크 및 데모부스 관람

Tessent Multi-Die for 2.5D and 3D IC designs

더 작고 성능이 뛰어나며 전력 효율이 높은 IC에 대한 수요는 계속 증가하고 있습니다. 차세대 디바이스는 종종 다이를 수직으로(3D IC) 또는 나란히(2.5D) 연결하는 복잡한 2.5D 및 3D 아키텍처를 특징으로 합니다. 3D 다이 스태킹은 기존 2차원 공정을 사용하여 구축된 레거시 접근 방식으로는 IC 테스트에 어려움이 있습니다. 또한 3D 적층 아키텍처를 위한 다이 설계는 관련 표준을 통합하여 효율적으로 통합 및 패키징할 수 있어야 합니다. 지멘스 EDA의 테센트 멀티 다이 소프트웨어는 2.5D 및 3D IC 설계와 관련된 매우 복잡한 작업을 위한 포괄적인 DFT 자동화 솔루션으로 복잡한 3D 다이 스택 문제를 해결하고 IEEE 1838 표준을 준수하는 하드웨어의 생성 및 삽입을 자동화하고 지원하여 IEEE 1687 표준을 활용하는 3D 스택 IC의 IEEE 테스트 액세스 아키텍처를 정의할 수 있도록 합니다.

The demand for smaller, higher-performing and more power-efficient integrated circuits (ICs) continues. Next-generation devices often feature complex 2.5D and 3D architectures that connect dies vertically (3D IC) or side-by-side (2.5D). 3D die stacking highlights challenges for IC test with legacy approaches built using conventional two-dimensional processes. And designing dies for a 3D stacked architecture must incorporate relevant standards so they can be efficiently integrated and packaged. Siemens EDA’s Tessent Multi-die software solves complex 3D die stacking challenges with a comprehensive DFT automation solution for highly complex tasks associated with 2.5D and 3D IC designs, and enables automation and support for the generation and insertion of hardware that is compliant with the IEEE 1838 standard, defining the IEEE test access architecture for 3D stacked ICs utilizing the IEEE 1687 standard.

발표자

유영준, Sr. Application Engineer, Siemens EDA

자세히 보기

유영준 과장은 현재 Application Engineer Consultant로서 Siemens EDA의 Design-For-Testability solution인 Tessent product 기술지원 업무를 담당하고 있습니다. Tessent 관련하여 여러 고객 과제를 지원한 이력이 있으며 주로 2.5D, 3DIC를 위한 Tessent Multi-Die product를 지원하고 있습니다.

Using Calibre 3DThermal to address thermal effects in 3DIC

이 프레젠테이션에서는 3DIC 설계에서 열 효과를 해결하기 위한 최신 열 분석 도구의 사용에 대해 설명합니다. 집적 회로 기술이 발전함에 따라 열 영향이 3DIC 설계에 미치는 영향이 점점 더 커지고 있습니다. 이러한 툴이 패키징 과정에서 열 문제를 식별하고 해결하여 설계 효율성과 신뢰성을 개선하는 데 어떻게 도움이 되는지 살펴봅니다. 이러한 열 분석 툴은 정확한 열 분석 결과를 제공할 뿐만 아니라 열 위험을 완화하기 위한 적절한 조치를 취하도록 안내하여 3DIC 설계의 성공적인 실현을 위한 기술 지원과 보증을 제공합니다.

This presentation will discuss the use of the latest thermal analysis tools to address thermal effects in 3DIC design. As integrated circuit technology advances, the impact of thermal effects on 3DIC design becomes increasingly significant. We will explore how these tools help us identify and resolve thermal issues during the packaging process, thereby improving design efficiency and reliability. These thermal analysis tools not only provide accurate thermal analysis results but also guide us in taking appropriate measures to mitigate thermal risks, providing technical support and assurance for the successful realization of 3DIC designs.

발표자

이훈구, Sr. Application Engineer Consultant, Siemens EDA

자세히 보기

이훈구 부장은 현재 Calibre Design Solution팀에서 Senior Application Engineer Consultant로 근무하고 있으며, Calibre의 LVS, PERC, RealTime, mPower, 그리고 3DIC 솔루션 제품의 기술지원을 담당하고 있습니다. 2016년에 Siemens EDA에 합류하기 전에는 삼성전자에서 DRAM PHY IP의 RTL 설계 및 Physical Implementation 엔지니어로 8년 동안 근무하며 디지털 설계 및 검증 흐름에 대해 깊고 다양한 경험을 쌓았습니다.

경품추첨 및 맺음말