등록 및 데모부스 관람

Welcome Speech 

김준환 대표이사, Siemens EDA Korea

Siemens EDA Keynote Speech : Enabling Imagination - A New Era of System Design

반도체 기반 제품에 대한 사회적 수요가 폭발적으로 증가하면서 반도체는 이제 전 세계 지정학적 논란의 중심에 있습니다. 반도체가 거의 모든 분야에서 핵심 제품 차별화를 주도하고 있는 지금, 고품질 첨단 반도체 공정과 첨단 이기종 패키징 에코시스템의 광범위한 가용성은 귀사의 성공에 매우 중요합니다. 본 세션에서는 Siemens가 어떻게 첨단 제조, AI로 강화된 설계 자동화 기술 그리고 개방형 에코시스템 지원을 통해 차세대 설계를 가능하게 할 수 있는지 논의합니다.

Exploding societal demand for semiconductor-enabled products means that semiconductors are now a central part of the worldwide geopolitical discussion. With semiconductors now driving core product differentiation in virtually all areas, broad availability of high-quality leading-edge semiconductor processes and an advanced heterogeneous packaging ecosystem is critical to your success. Let’s explore how Siemens are delivering advanced manufacturing, AI enhanced design automation tooling, and open ecosystem enablement – to enable your next generation of designs.

발표자

Mike Ellow CEO, Siemens EDA Silicon Systems

자세히 보기

Mike Ellow는 지멘스 디지털 인더스트리의 사업 부문인 지멘스 디지털 인더스트리 소프트웨어의 지멘스 EDA Silicon System 부문의 CEO입니다. 그는 Siemens EDA(이전 Mentor Graphics) Integrated Circuit Solutions (집적 회로 솔루션, ICS) R&D와 EDA 글로벌 영업을 이끌고 있습니다. Mike Ellow는 2014년 8월부터 지멘스 EDA 영업을, 2023년부터는 지멘스 EDA ICS R&D의 수장으로 있으며, 30년간의 영업 및 기술 관리 경력을 기반으로 강력한 영업 및 엔지니어링 팀을 구축하였습니다. 또한 긍정적이고 예측 가능한 결과로 입증된 실적을 보여주고 있습니다. 이러한 성과는 고객의 성공에 집중하는 기반 위에 구축되었습니다. Mike Ellow는 2014년 3월 멘토 그래픽스가 버클리 디자인 오토메이션을 인수하면서 합류하여 글로벌 영업 담당 부사장을 역임했습니다. 그 전에는 Cadence Design Systems에서 북미, 유럽, 인도의 영업을 총괄하는 등 다양한 직책을 역임했으며, 북미 영업 부문 부사장을 마지막으로 역임했습니다. Cadence 이전에는 다양한 산업 분야에서 관리, 마케팅, 엔지니어링 직책을 역임했습니다. 그는 Hughes Aircraft 에서 전기 엔지니어로 경력을 시작했습니다. Mike Ellow는 Lehigh University에서 학사, Southern California 에서 석사, California State University, Fullerton 캠퍼스에서 MBA를 취득했습니다.

Invited Keynote Speech : Samsung Foundry Advanced Technology and Design Platform Readiness

반도체 산업에서의 급속한 기술 발전은 새로운 공정 기술과 설계 플랫폼의 혁신을 요구하며, 이는 제품 성능과 시장 경쟁력에 중대한 영향을 미치고 있습니다. 특히 AI 반도체 시장의 빠른 성장과 더불어 테이터 처리량이 급증하고 있으며, 이를 지원하기 위해 삼성파운드리는 최첨단의 공정, 설계 그리고 EDA solution 을 제공할 준비가 되어 있습니다. 본 키노트에서는 AI 반도체의 설계 및 성능 향상에 필요한 삼성 파운드리의 (1) 최신 SF2, SF3 공정 특징 및 로드맵, (2) PPA 최적화 위한 삼성 파운드리의 DTCO 및 Muti-Die Integration(MDI) , 그리고 (3) 최신 PDK 기능 등을 소개하고 이의 구현을 위한 지멘스 EDA 와의 소중한 파트너쉽을 강조하고자 합니다.

발표자

이성재상무, Samsung Electronics

자세히 보기

이성재 상무는 삼성 파운드리의 PDK 개발팀을 이끌며 공정팀, 설계 고객 및 EDA 파트너와 긴밀히 협력하여 삼성 파운드리의 모든 CMOS 기술을 위한 고품질 PDK 솔루션을 개발하고 있습니다.
2021년 삼성 파운드리에 입사하기 전 이성재 상무는 IBM에서 엔지니어링 및 관리직을 맡아 IBM의 첨단 CMOS 기술의 컴팩트 모델링에 주력했으며, IBM 제품을 위한 고속 아날로그 회로를 설계 및, IBM EDA 그룹에서 고성능 마이크로프로세서 설계를 위한 타이밍, 노이즈 및 전력망 분석 툴을 개발했습니다.
이성재 상무는 대한민국 서울 서울대학교에서 전기공학 학사 학위를, 미국 인디애나주 웨스트 라파예트의 퍼듀대학교에서 석사 및 박사 학위를 받았습니다.

Invited Keynote Speech : 반도체 설계에서의 CI/CD, Shift-Left

CI/CD 와 Shfit-Left 는 소프트웨어 설계에서 최종산출물의 품질 향상 및 개발 효율성을 증대하기 위해 널리 사용되고 있는 개념입니다. 최근에는 반도체 설계에서도 CI/CD 및 Shift-Left 의 개념을 적용하여, 개발 생산성을 높이기 위한 노력을 다양하게 시도하고 있습니다. 반도체 설계에서 이런 개념이 어떻게 적용될 수 있는지 살펴보고, Digital Front-End Designer 관점에서 이를 더 효율적으로 적용할 수 있는 방법에 대한 고민과 제안들에 대해서 공유하도록 하겠습니다.

발표자

이상헌연구위원, LG Electronics

자세히 보기

이상헌 연구위원은 현재 LG전자 SoC 센터에서 2011년부터 근무하고 있으며, MPEG Video Codec 표준화와 Video Compression Algorithm 개발 뿐 아니라 MPEG / AOM Video Encoder/Decoder IP 설계와 Frame Compression 및 Low Latency Video Codec IP 설계 등을 담당하고 있습니다. 이상헌 연구위원은 서울대학교 전기공학부에서 학사(2005년)와 박사(2011년) 학위를 받았습니다.

점심식사 및 데모부스 관람

Aprisa - Full RTL2GDSII Solution with AI Functionality

이 세션에서는 physical-aware RTL 합성 영역에서 Aprisa의 확장된 기능과 이를 통해 설계자가 얻을 수 있는 이점을 다룹니다. 또한 디자이너의 생산성과 프로젝트 PPA를 개선하기 위한 Aprisa의 새로운 AI 기능에 대해서도 다룹니다

This presentation covers Aprisa's extended capability in the area of physical-aware RTL synthesis and it's benefits to the designer. It also covers the new AI functionalities in Aprisa to improve designers’ productivity and project PPA.

발표자

Alpesh Kothari, Chief Technologist, Siemens EDA

자세히 보기

Alpesh는 Siemens EDA의 Chief Technologist로, 5nm 이하 기술 노드를 위한 place and route 솔루션을 정의하고 주요 반도체 설계 회사에서 Aprisa place and route 솔루션을 배포하는 업무를 담당하고 있습니다. Siemens에 입사하기 전에는 Avatar Integrated Systems의 애플리케이션 엔지니어링 부사장을 역임했으며 Atoptech와 Synopsys에서 다양한 애플리케이션 엔지니어링 직무를 수행했습니다. 그는 24년간 수많은 반도체 회사에서 다양한 EDA 툴을 지원하는 물리적 설계 경험을 쌓았습니다. Alpesh의 전문 분야는 저전력 설계이며, 해당 분야에 대한 여러 논문을 발표했습니다. Alpesh는 방갈로르의 명문 인도과학연구소에서 전자 설계 및 기술 석사 학위를 받았습니다.

Changing the dynamics with physical-aware RTL power analysis

5nm 이하 기술 노드의 등장으로 RTL 전력 분석은 '위대한 리셋'을 맞이했습니다. 더 낮은 기술 노드에서는 상호 연결이 전력과 타이밍에 큰 영향을 미치므로 물리적 컨텍스트 없이 보정된 기생 모델을 활용하는 기존의 전력 분석이 무너지게 됩니다. 이 세션에서는 물리 인식 RTL 전력 분석이 어떻게 첨단 기술 노드의 복잡한 최신 설계에 대해 안정적이고 정확하며 일관된 전력 추정치를 제공하여 처리 시간을 크게 단축할 수 있는지 알아보세요.

The advent of sub-5nm technology nodes has resulted in a “great reset” for RTL power analysis. At lower technology nodes, interconnect greatly affects power and timing, causing traditional power analysis that leverages calibrated parasitic models without physical context, to break down. In this session, you will learn how physical-aware RTL power analysis can deliver reliable, accurate and consistent power estimates for newer, complex designs on leading-edge technology nodes in significantly reduced turn-around time.

발표자

Mohammed Fahad, Product Engineering Manager for PowerPro, Siemens EDA

자세히 보기

모하매드 파하드는 지멘스EDA의 Product Application Enginneer로 저전력, CDC 및 FPGA 기반 시스템 설계 분야에서 20년간 경력을 쌓았습니다. Siemens EDA에서 다양한 반도체 고객층을 대상으로 저전력 기술 업무를 담당하고 있습니다.

mPower: First class EMIR analysis for improving design productivity

mPower Power Integrity는 트랜지스터 레벨과 게이트 레벨 솔루션을 모두 제공합니다. 트랜지스터 레벨 흐름을 통해 이전에는 불가능했던 대규모 아날로그 설계를 제대로 분석할 수 있습니다. 이 새로운 기능을 통해 설계 팀은 비용이 많이 들고 엔지니어링 집약적인 방식을 일관되고 반복 가능한 분석으로 대체하여 자신 있게 테이프 아웃을 수행할 수 있게 됩니다. 게이트 레벨 플로우는 초기 설계 구현 단계부터 최종 승인까지 활용할 수 있는 정적 및 동적 전력 무결성 및 신뢰성 검사 기능을 포함하여 전체 칩, 셀 기반 전력망 분석 및 검증을 위한 포괄적인 솔루션입니다.

mPower Power Integrity offers both transistor level and gate-level solutions. The transistor-level flow enables rigorous analysis of large-scale analog designs that were not possible before. This new capability allows design teams to replace expensive, engineering-intensive workarounds with consistent, repeatable analyses that enable confident tape-outs. The gate-level flow is a comprehensive solution for full-chip, cell-based power grid analysis and verification, including static and dynamic power integrity and reliability checking features that can be leveraged from the early design implementation stage to final sign-off.

발표자

김세홍, Sr. Application Engineer, Siemens EDA

자세히 보기

김세홍 과장은 Calibre Design Solution의 Application Engineer로 DRC, LVS를 포함한 Calibre 제품 지원과 Foundry의 mPower set-up을 담당하고 있습니다.

커피브레이크 및 데모부스 관람

Siemens EDA solution for Smart Vehicles

자동차가 전자 부품에 의존하는 비율이 급속도로 증가하면서 사람들은 스마트 차량을 '바퀴 달린 컴퓨터'라고 표현하고 있습니다. 지멘스 EDA는 칩에서 차량에 이르는 솔루션을 제공하는 독보적인 위치에 있으며, 본 세션에서는 광범위한 자동차 전자장치 EDA 솔루션에 대한 개요를 소개합니다.

With rapid increase of electronics content in automobiles, people are describing smart vehicles as "computer on wheels". Siemens EDA is in a unique position covering solutions from chip to vehicle. This presentation will give an overview on the breadth of our automotive electronics EDA solution.

발표자

Lincoln Lee, VP Application Engineering, Siemens EDA

자세히 보기

Lincoln Lee는 1988년 지멘스 EDA에 입사하여 홍콩 사무소에서 태평양 지역을 담당했습니다. 그는 중국에서 지멘스 EDA의 활동을 지원한 최초의 애플리케이션 엔지니어 중 한 명이었습니다. 1991년 캐나다 지멘스 EDA로 자리를 옮긴 이후 Product Specialist, Business Development Manager, Strategic Account Principal Technical Manager 등 다양한 직책을 맡았습니다. 이후에는 시스템 레벨 설계에서 실리콘 생산에 이르는 광범위한 기술을 다루는 글로벌 AE 팀을 이끌었습니다. 재직중 링컨은 실리콘 수율 학습을 위한 레이아웃 인식 스캔 진단 논문으로 국제 테스트 컨퍼런스에서 수상하였고, 또한 새로운 실리콘 공정 과제를 해결하기 위해 리소 공정 검사 및 이중 패터닝 분해와 같은 IC 업계의 설계 관행에 변화를 가져왔습니다. 또한 Lincoln은 3DIC의 선구자이기도 합니다. 그는 2012년부터 3DIC 설계 흐름을 개발하기 시작했습니다. 지멘스는 2017년 3월에 멘토 그래픽스를 인수했습니다. 2018년에는 상하이로 이전하여 PacRim 기술 디렉터로 근무하고 있습니다. 링컨은 온타리오주 맥마스터 대학교에서 컴퓨터 공학 학사 학위를, 온타리오주 퀸즈 대학교에서 MBA 학위를 받았습니다.

Enabling a new era of software shift-left with Veloce CS

소프트웨어 정의 제품이 표준이 되고 소프트웨어 워크로드가 시스템 아키텍처와 구현의 모든 측면에 영향을 미치면서 초기 아키텍처 탐색부터 로직 설계, 통합 및 검증에 이르기까지 설계의 모든 측면에 소프트웨어를 포함할 수 있는 방법이 필요해졌습니다. 이는 시스템 설계자에게 새로운 요구 사항을 제시하고 새로운 검증 과제를 야기하는 동시에 설계 팀이 실리콘이 출시되기 훨씬 전에 소프트웨어 설계를 시작할 수 있는 기회를 열어줍니다.

이 프레젠테이션에서는 소프트웨어 정의 세상에서 설계의 변화하는 모습, 소프트웨어 시프트 레스트가 어떻게 위험을 줄이면서 제품 개발을 가속화할 수 있는지, 새로운 Siemens EDA Veloce CS 플랫폼이 제공하는 고유한 기능을 통해 모든 설계 팀이 소프트웨어 시프트 레스트를 사용할 수 있는 방법을 살펴봅니다.

As software defined products become the norm and software workloads impact every aspect of system architecture and implementation, we need ways to include software in every aspect of the design from early architecture exploration, through logic design, and into integration and validation. This places new demands on systems designers, creates new verification challenges, and at the same time opens opportunities for design teams to begin software design long before silicon availability.

In this presentation we will explore the changing face of design in a software defined world, how software shift lest can accelerate product development while reducing risk, and how the unique capabilities offered by the new Siemens EDA Veloce CS platform makes software shift left available to all design teams.

발표자

변용기, Product Engineer, Siemens EDA

자세히 보기

변용기 이사는 Siemens EDA HAV(Hardware Assisted Verification) 팀에서 제품기술을 담당하며, Veloce system / Solution에 대한 global 기술 지원을 담당하고 있습니다. Siemens EDA에 입사하기 전에는 삼성 AP 설계팀에서 10여년 동안 Design Implementation 및 System Controller 설계, Low Power를 담당한 경험을 가지고 있습니다.

경품추첨 및 맺음말