Siemens EDA Forum
Seoul 2024

Engineer a smart future with   Siemens EDA


  • Time
  • Session
  • 9:00 – 10:00
  • 등록 및 데모부스 관람

  • 10:00 - 10:10
  • Welcome Speech 

    김준환 대표이사 Siemens EDA

  • 10:10 - 10:50
  • Siemens EDA Keynote Speech : Enabling Imagination - A New Era of System Design

    Exploding societal demand for semiconductor-enabled products means that semiconductors are now a central part of the worldwide geopolitical discussion. With semiconductors now driving core product differentiation in virtually all areas, broad availability of high-quality leading-edge semiconductor processes and an advanced heterogeneous packaging ecosystem is critical to your success. Let’s explore how Siemens are delivering advanced manufacturing, AI enhanced design automation tooling, and open ecosystem enablement – to enable your next generation of designs.


    Mike Ellow CEO, Siemens EDA Silicon Systems

    Mike Ellow is CEO, Siemens EDA Silicon Systems, Siemens Digital Industries Software, a business unit of Siemens Digital Industries. He leads Siemens EDA (formerly Mentor Graphics) Integrated Circuit Solutions (ICS) R&D, as well as EDA Global Sales. Ellow has led Siemens EDA Sales since August 2014 and Siemens EDA ICS R&D since 2023. He brings 30 years of executive sales and technical management experience, along with a proven track record of building strong sales and engineering teams while delivering positive, predictable results. These results are built on a foundation of focusing on customer success. Ellow joined Mentor Graphics in March 2014 as part of the company’s acquisition of Berkeley Design Automation, where he was Vice President of Worldwide Sales. Prior to that, he held various positions at Cadence Design Systems, overseeing sales in North America, Europe, and India, culminating in the role of Corporate Vice President, North American Sales. Prior to Cadence, he held management, marketing, and engineering positions in a number of different industries. He started his career as an electrical engineer at Hughes Aircraft. Ellow has a BSEE from Lehigh University, an MSEE from the University of Southern California, and an MBA from California State University, Fullerton
  • 10:50 - 11:15
  • Invited Keynote Speech - Samsung Foundry

  • 11:15 - 11:40
  • Invited Keynote Speech - LG Electronics

  • 11:40 - 13:00
  • 점심식사 및 데모부스 관람

Technical Sessions

  • 13:00 - 13:30
  • Aprisa 2.0 - Full RTL2GDSII Solution with AI Functionality

    이 세션에서는 physical-aware RTL 합성 영역에서 Aprisa의 확장된 기능과 이를 통해 설계자가 얻을 수 있는 이점을 다룹니다. 또한 디자이너의 생산성과 프로젝트 PPA를 개선하기 위한 Aprisa의 새로운 AI 기능에 대해서도 다룹니다

    This presentation covers Aprisa's extended capability in the area of physical-aware RTL synthesis and it's benefits to the designer. It also covers the new AI functionalities in Aprisa to improve designers’ productivity and project PPA.


    Alpesh Kothari, Siemens EDA

    Alpesh is Chief Technologist at Siemens EDA, responsible for defining place and route tool solutions for sub-5nm technology nodes and deployment of Aprisa place and route solutions at leading semiconductor design companies. Prior to Siemens, he was Vice President of Applications Engineering at Avatar Integrated Systems and also worked in various Applications Engineering roles at Atoptech and Synopsys. He has 24 years of physical design experience supporting various EDA tools for numerous semiconductor companies. Alpesh’s area of expertise includes low power design and has few publications in that domain. Alpesh holds a Masters degree in Electronics Design and Technology from the prestigious Indian Institute of Science, Bangalore.
  • 13:30 - 14:00
  • Changing the dynamics with physical-aware RTL power analysis

    5nm 이하 기술 노드의 등장으로 RTL 전력 분석은 '위대한 리셋'을 맞이했습니다. 더 낮은 기술 노드에서는 상호 연결이 전력과 타이밍에 큰 영향을 미치므로 물리적 컨텍스트 없이 보정된 기생 모델을 활용하는 기존의 전력 분석이 무너지게 됩니다. 이 세션에서는 물리 인식 RTL 전력 분석이 어떻게 첨단 기술 노드의 복잡한 최신 설계에 대해 안정적이고 정확하며 일관된 전력 추정치를 제공하여 처리 시간을 크게 단축할 수 있는지 알아보세요.

    The advent of sub-5nm technology nodes has resulted in a “great reset” for RTL power analysis. At lower technology nodes, interconnect greatly affects power and timing, causing traditional power analysis that leverages calibrated parasitic models without physical context, to break down. In this session, you will learn how physical-aware RTL power analysis can deliver reliable, accurate and consistent power estimates for newer, complex designs on leading-edge technology nodes in significantly reduced turn-around time.


    Faheerm Qazi, Siemens EDA

  • 14:00 - 14:30
  • mPower: First class EMIR analysis for improving design productivity

    mPower Power Integrity는 트랜지스터 레벨과 게이트 레벨 솔루션을 모두 제공합니다. 트랜지스터 레벨 흐름을 통해 이전에는 불가능했던 대규모 아날로그 설계를 제대로 분석할 수 있습니다. 이 새로운 기능을 통해 설계 팀은 비용이 많이 들고 엔지니어링 집약적인 방식을 일관되고 반복 가능한 분석으로 대체하여 자신 있게 테이프 아웃을 수행할 수 있게 됩니다. 게이트 레벨 플로우는 초기 설계 구현 단계부터 최종 승인까지 활용할 수 있는 정적 및 동적 전력 무결성 및 신뢰성 검사 기능을 포함하여 전체 칩, 셀 기반 전력망 분석 및 검증을 위한 포괄적인 솔루션입니다.

    mPower Power Integrity offers both transistor level and gate-level solutions. The transistor-level flow enables rigorous analysis of large-scale analog designs that were not possible before. This new capability allows design teams to replace expensive, engineering-intensive workarounds with consistent, repeatable analyses that enable confident tape-outs. The gate-level flow is a comprehensive solution for full-chip, cell-based power grid analysis and verification, including static and dynamic power integrity and reliability checking features that can be leveraged from the early design implementation stage to final sign-off.


    Sehong Kim, Siemens EDA

  • 14:30 - 14:50
  • 커피브레이크 및 데모부스 관람

  • 14:50 - 15:20
  • Siemens EDA solution for Smart Vehicles

    자동차가 전자 부품에 의존하는 비율이 급속도로 증가하면서 사람들은 스마트 차량을 '바퀴 달린 컴퓨터'라고 표현하고 있습니다. 지멘스 EDA는 칩에서 차량에 이르는 솔루션을 제공하는 독보적인 위치에 있으며, 본 세션에서는 광범위한 자동차 전자장치 EDA 솔루션에 대한 개요를 소개합니다.

    With rapid increase of electronics content in automobiles, people are describing smart vehicles as "computer on wheels". Siemens EDA is in a unique position covering solutions from chip to vehicle. This presentation will give an overview on the breadth of our automotive electronics EDA solution.


    Lincoln Lee, Siemens EDA

  • 15:20 - 15:50
  • Enabling a new era of software shift-left with Veloce CS

    소프트웨어 정의 제품이 표준이 되고 소프트웨어 워크로드가 시스템 아키텍처와 구현의 모든 측면에 영향을 미치면서 초기 아키텍처 탐색부터 로직 설계, 통합 및 검증에 이르기까지 설계의 모든 측면에 소프트웨어를 포함할 수 있는 방법이 필요해졌습니다. 이는 시스템 설계자에게 새로운 요구 사항을 제시하고 새로운 검증 과제를 야기하는 동시에 설계 팀이 실리콘이 출시되기 훨씬 전에 소프트웨어 설계를 시작할 수 있는 기회를 열어줍니다.

    이 프레젠테이션에서는 소프트웨어 정의 세상에서 설계의 변화하는 모습, 소프트웨어 시프트 레스트가 어떻게 위험을 줄이면서 제품 개발을 가속화할 수 있는지, 새로운 Siemens EDA Veloce CS 플랫폼이 제공하는 고유한 기능을 통해 모든 설계 팀이 소프트웨어 시프트 레스트를 사용할 수 있는 방법을 살펴봅니다.

    As software defined products become the norm and software workloads impact every aspect of system architecture and implementation, we need ways to include software in every aspect of the design from early architecture exploration, through logic design, and into integration and validation. This places new demands on systems designers, creates new verification challenges, and at the same time opens opportunities for design teams to begin software design long before silicon availability.

    In this presentation we will explore the changing face of design in a software defined world, how software shift lest can accelerate product development while reducing risk, and how the unique capabilities offered by the new Siemens EDA Veloce CS platform makes software shift left available to all design teams.


  • 15:50 - 16:20
  • 경품추첨 및 맺음말