Siemens EDA Forum
Seoul 2024

Engineer a smart future with   Siemens EDA

Technical Sessions

Track1
AI EDA Tools Track2
Design for Power &
Accelerated System Design Track3
Advanced Mega Chip Track4
3D IC Track5
Board Systems
  • Session1
    다시보기

  • Innovator3D IC - comprehensive multiphysics cockpit for 3D IC design

    최근 반도체 산업에서는 고성능, 저전력 및 비용 효율성에 대한 수요가 증가함에 따라 2.5D 및 3D 패키징 기술이 중요한 트렌드로 자리 잡았습니다. 지멘스 EDA는 2.5D/3DIC 플로어 플래닝, 설계, 시뮬레이션, 검증 및 테스트를 아우르는 통합 솔루션을 제공함으로써 이러한 요구를 해결합니다. 'Innovator3D IC'는 최신 반도체 패키징 2.5D 및 3D 기술 플랫폼과 기판을 사용하여 ASIC 및 칩릿의 계획 및 이기종 통합을 위한 가장 빠르고 예측 가능한 경로를 제공합니다. 이 세션에서는 콕핏 플랫폼의 포괄적인 다중 물리 분석을 소개하고, 콕핏 워크플로우를 통해 구현 전 예측 검증과 분석은 물론 전체 디바이스 어셈블리의 디지털 트윈 모델을 기반으로 한 사인오프에 활용할 수 있는 방법을 소개합니다.

    원문보기

    In the recent semiconductor industry, the growing demand for high performance, low power, and cost efficiency has made 2.5D and 3D packaging technologies a significant trend. Siemens EDA addresses these needs by providing integrated solutions encompassing 2.5D/3DIC floorplanning, design, simulation, verification, and testing. ‘Innovator3D IC’ delivers the fastest and most predictable path for planning and heterogeneous integration of ASICs and chiplets using the latest semiconductor packaging 2.5D and 3D technology platforms and substrates. In this session, we will introduce comprehensive multi-physics analysis in cockpit platform, and the cockpit workflow can be used for early pre-implementation predictive verification and analysis as well as sign-off, all driven from a Digital Twin model of the entire device assembly.

    발표자

    김경록, Application Engineer Consultant, Siemens EDA

    자세히 보기
    김경록 부장은 Sr. 3D-IC advanced packaging application engineer로 지멘스 EDA Technical Solutions Sales조직에서 9년째 근무하고 있습니다. 그는 국내 반도체 기업들을 대상으로 첨단 IC 패키징 애플리케이션을 위한 EDA 솔루션 도입을 주도하고 있으며, 특히 Xpedition IC 패키징 제품을 주력으로 하고 있습니다. 그 전에는 앰코테크놀로지코리아에서 5년 동안 고급 패키지 설계자로 근무했습니다. 다양한 경험과 함께 첨단 패키징 설계, 분석 및 검증 분야 깊은 지식을 보유하고 있습니다.
  • Session2
    다시보기

  • Using XPD to efficiently complete advanced package and daisy chain design

    첨단 패키지에서 직면하는 문제를 해결하기 위해 첨단 패키지 레이아웃 툴을 활용하는 방법을 살펴봅니다. 이러한 도구가 첨단 패키지 내에서 복잡한 데이지 체인 디자인을 효과적이고 신속하게 수행하는 방법을 살펴봅니다. 이러한 도구의 기능을 보여줌으로써 복잡성을 극복하고 전반적인 디자인 프로세스를 개선하는 데 있어 도구의 효율성을 입증하고자 합니다.

    원문보기

    We will delve into the utilization of advanced package layout tools to tackle the challenges encountered in advanced package. We will explore how these tools effectively and swiftly accomplish intricate daisy chain designs within advanced package. By showcasing the functionalities of these tools, we aim to demonstrate their efficiency in overcoming complexities and enhancing the overall design process.

    발표자

    노상목, Application Engineer, Siemens EDA

    자세히 보기
    노상목 사원은 지멘스 EDA Technical Solutions Sales조직에서 3D-IC 첨단 패키징 애플리케이션 엔지니어로 근무하고 있습니다. 그는 특히 국내 OSAT 및 IDM 기업의 데이지 체인 공정 자동화에 중점을 두고 첨단 IC 패키징 애플리케이션을 위한 EDA 솔루션 도입을 지원하고 있습니다.
  • Session4
    다시보기

  • Tessent Multi-Die for 2.5D and 3D IC designs

    더 작고 성능이 뛰어나며 전력 효율이 높은 IC에 대한 수요는 계속 증가하고 있습니다. 차세대 디바이스는 종종 다이를 수직으로(3D IC) 또는 나란히(2.5D) 연결하는 복잡한 2.5D 및 3D 아키텍처를 특징으로 합니다. 3D 다이 스태킹은 기존 2차원 공정을 사용하여 구축된 레거시 접근 방식으로는 IC 테스트에 어려움이 있습니다. 또한 3D 적층 아키텍처를 위한 다이 설계는 관련 표준을 통합하여 효율적으로 통합 및 패키징할 수 있어야 합니다. 지멘스 EDA의 테센트 멀티 다이 소프트웨어는 2.5D 및 3D IC 설계와 관련된 매우 복잡한 작업을 위한 포괄적인 DFT 자동화 솔루션으로 복잡한 3D 다이 스택 문제를 해결하고 IEEE 1838 표준을 준수하는 하드웨어의 생성 및 삽입을 자동화하고 지원하여 IEEE 1687 표준을 활용하는 3D 스택 IC의 IEEE 테스트 액세스 아키텍처를 정의할 수 있도록 합니다.

    원문보기

    The demand for smaller, higher-performing and more power-efficient integrated circuits (ICs) continues. Next-generation devices often feature complex 2.5D and 3D architectures that connect dies vertically (3D IC) or side-by-side (2.5D). 3D die stacking highlights challenges for IC test with legacy approaches built using conventional two-dimensional processes. And designing dies for a 3D stacked architecture must incorporate relevant standards so they can be efficiently integrated and packaged. Siemens EDA’s Tessent Multi-die software solves complex 3D die stacking challenges with a comprehensive DFT automation solution for highly complex tasks associated with 2.5D and 3D IC designs, and enables automation and support for the generation and insertion of hardware that is compliant with the IEEE 1838 standard, defining the IEEE test access architecture for 3D stacked ICs utilizing the IEEE 1687 standard.

    발표자

    유영준, Sr. Application Engineer, Siemens EDA

    자세히 보기
    유영준 과장은 현재 Application Engineer Consultant로서 Siemens EDA의 Design-For-Testability solution인 Tessent product 기술지원 업무를 담당하고 있습니다. Tessent 관련하여 여러 고객 과제를 지원한 이력이 있으며 주로 2.5D, 3DIC를 위한 Tessent Multi-Die product를 지원하고 있습니다.
  • Session5
    다시보기

  • Using Calibre 3DThermal to address thermal effects in 3DIC

    이 프레젠테이션에서는 3DIC 설계에서 열 효과를 해결하기 위한 최신 열 분석 도구의 사용에 대해 설명합니다. 집적 회로 기술이 발전함에 따라 열 영향이 3DIC 설계에 미치는 영향이 점점 더 커지고 있습니다. 이러한 툴이 패키징 과정에서 열 문제를 식별하고 해결하여 설계 효율성과 신뢰성을 개선하는 데 어떻게 도움이 되는지 살펴봅니다. 이러한 열 분석 툴은 정확한 열 분석 결과를 제공할 뿐만 아니라 열 위험을 완화하기 위한 적절한 조치를 취하도록 안내하여 3DIC 설계의 성공적인 실현을 위한 기술 지원과 보증을 제공합니다.

    원문보기

    This presentation will discuss the use of the latest thermal analysis tools to address thermal effects in 3DIC design. As integrated circuit technology advances, the impact of thermal effects on 3DIC design becomes increasingly significant. We will explore how these tools help us identify and resolve thermal issues during the packaging process, thereby improving design efficiency and reliability. These thermal analysis tools not only provide accurate thermal analysis results but also guide us in taking appropriate measures to mitigate thermal risks, providing technical support and assurance for the successful realization of 3DIC designs.

    발표자

    이훈구, Sr. Application Engineer Consultant, Siemens EDA

    자세히 보기
    이훈구 부장은 현재 Calibre Design Solution팀에서 Senior Application Engineer Consultant로 근무하고 있으며, Calibre의 LVS, PERC, RealTime, mPower, 그리고 3DIC 솔루션 제품의 기술지원을 담당하고 있습니다. 2016년에 Siemens EDA에 합류하기 전에는 삼성전자에서 DRAM PHY IP의 RTL 설계 및 Physical Implementation 엔지니어로 8년 동안 근무하며 디지털 설계 및 검증 흐름에 대해 깊고 다양한 경험을 쌓았습니다.
© Siemens 2024
Corporate Information Privacy Notice Cookie Notice Terms of Use Digital ID